October 6th, 2021

worklog: основная трассировка закончена

Как я и предполагал, оптимизация порядка битов в шине данных даёт существенную выгоду в плане простоты разведения домена DDR3: теперь оба байтовых канала легко уместились каждый в свой слой (изначальный проект, с которым я начал работать, размещал всё вперемешку, да ещё и с отступлениями от технологических норм, а сейчас всё приведено в порядок).
Адресная шина очень красиво разместилась на освободившейся площади.
Выровнять длины проводников в группах получилось без каких-либо затруднений: старый проект едва втискивался в отведённое место, а у меня получилось даже слегка так высвободить площадь. Пока она зарезервирована, но у начальства уже есть идеи, что туда можно было бы добавить.

Верх, низ и один из внутренних слоёв платы сейчас выглядят Collapse )

Теперь надо всё ещё раз внимательно проверить, подрихтовать по необходимости... и пора уже приступать к следующему блоку.