 worklog: загадочные схемы в серии 74hc
|
2 ноя, 2018 @ 20:08 
|
|---|
Есть старинный чип, некоторыми производителями уже почти снятый с производства, 74HC590 - восьмибитный счётчик. Мне показалось, что на этих микросхемах будет удобно собрать длинный 64-битный (чтобы уж точно не переполнился.. на крайняк, 48-битный) счётчик, нужно только по схеме OR объединить выходы nRCO предыдущих каскадов, заведя их на nCE следующего - чтобы каждый из этих каскадов инкреметировался только когда переполнение зафиксировано в предыдущих. Захотелось мне его погонять, посмотреть работу - физически микросхем нет, решил накидать VHDL модель, приближенную к реальности. И вот я смотрю в его схему и вижу странные вещи... Например, в схеме от TI (или от NXP/Nexperia, один фиг, различаются только имена сигналов):  Зачем нужна такая хитрая обратная связь от выхода NAND ко входу NOR? И странный дважды инвертирующий блок на линии CCLK, что это такое - типа, конструктивная задержка на какие-то наносекунды? В схеме от ST ещё страньше. Вот кусок общего вида, здесь понятнее: два инвертора на CCK это в самом деле формирователь некоторой задержки.  Но если посмотреть на фрагмент схемы перед флип-флопами..  Что это? Опять какая-то кольцевая структура, да ещё и с непонятными обозначениями - вот эти стрелки вверх-вниз это что? Как это смоделировать ваще? |
![[User Picture Icon]](https://l-userpic.livejournal.com/105004362/8806733) | | From: |  xosh |
|---|
| Date: | Ноябрь, 2, 2018 17:50 (UTC) |
|---|
| | | (Link) |
|
Топология и схема чипа спижжена со сбитого НЛО! ![[User Picture Icon]](https://l-userpic.livejournal.com/116654891/1077891) | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 17:55 (UTC) |
|---|
| | | (Link) |
|
в ST явно забылись и нарисовали не как все - функционально, а прям реально что внутри:) да, схемы от ST раньше отличались исключительной дотошностью почему оно закольцовано и что это за стрелочки? | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 17:59 (UTC) |
|---|
| | | (Link) |
|
мне кажется правильным рассуждения о задержках, но это надо разбираться и думать :) update: пожалуй с наскока я не знаю, что они хотели этим сказать, а разрешение выхода по ходу у них по другому рисуется - вбок инвертора (в др куске схемы) E & !E похоже всё же на какую то внутреннюю шину, а прямой выход Q D-триггера завёрнутый на прямой вход - меня вообще озадачивает, но всю картину целиком закешировать усидчивости не хватает ( Edited at 2018-11-02 18:10 (UTC)триггер завёрнут через инвертор, тут ничего странного (почему нельзя было взять сразу с инверсного входа - х.з... видимо, снова потребовалась хоть наносекундненькая, но задержечка) | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 18:17 (UTC) |
|---|
| | | (Link) |
|
точно! т.к. CCKEN инверсный, то получается через инвертор, тогда - эта часть понятна! О, так получается что когда тактирование запрещено, оно на самом деле все равно тактируется , но сигнал повторяется с прямого выхода... ыыы Генерация импульса, шириной в 1-3 задержки элемента? а цепь из параллельных ветвей (один инвертор и рядом два инвертора) - типа, кто кого сборет? Edited at 2018-11-02 18:08 (UTC) | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 18:18 (UTC) |
|---|
| | | (Link) |
|
это эмуляция TTL иголок сквозного тока переключения выходного каскада) короче, я вообще без понятия, как это честно смоделировать в VHDL и для того, чтобы изучить это древнее мощное колдунство, понадобится покупать микросхемы и городить макет На максимальной частоте пересчёта счётчик переполнится где-то примерно через 15 тысяч лет, что меня полностью устраивает ;) | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 19:10 (UTC) |
|---|
| | | (Link) |
|
Безос с часами на 10000 лет - заволновался....) Одна EPM240 дешевле выйдет, и даже подозреваю места меньше займет, чем три 74HC590. не дешевле .. и не спортивно. К тому же, надо прошивать чем-то. Мне больше нравятся схемы вида "включил - работает" | | From: | simsun |
|---|
| Date: | Ноябрь, 2, 2018 18:13 (UTC) |
|---|
| | | (Link) |
|
а, не сразу заметил, что CCK там ещё дальше много где, тогда два инвертора на входе -> очевидность (что как у многих) - чисто усилитель а ты не пробовал в квартусе посинтезировать? там есть утилитка типа quartus->tools->netlist viewers->rtl viewer создаешь пустой проект, в нем новый лист со схематиком, далее из библиотеки вставляешь 74590 и после компиляции рассматриваешь, что туда напихали, фрагмент твоего 74590 в видение разрабов:  потому что я не уверен в "честности" предлагаемой модели - может, она просто симулирует функциональность, но не внутреннее устройство (которое мало кого интересует, на самом деле). Это ж и в VHDL можно просто накидать какой-нибудь счётчик с парой стробов и считать, что это абсолютно эквивалентная модель Как в квартуре организована конкретно вот та штука вокруг сигналов nCCKEN и CCLK? что-то закольцованное есть? Edited at 2018-11-03 16:14 (UTC)а тебе нужна нутрянка с точностью до ЛЭ? мне кажется, что такое выкладывают для примитивной логики, а что там на самом деле ведомо только инженерам, которые эти чипы проектируют.. в даташите есть оговорка "This logic diagram has not be used to estimate propagation delays", т.е. диаграмма чисто для ознакомления.. если у тебя есть сомнения в библиотечном элементе квартуса, то всегда можно насинтезить схему и прогнать на симмуляторе, тем самым проверив логику работу этого блока понятно, что схематик - это рудимент в квартусе, и библиотеки для графики таскают из версии в версию чисто для веса дистрибутива, но за годы эти библиотеки вероятно неоднократно проверяли и выгребли косяки и ошибки.. если тебе это интересно, то квартус в бесплатном варианте берется на сайте интела (который купил альтеру) и там открыт этот функционал закольцованностей не вижу, вот входная часть:  а я как раз вижу, и это закольцовывание нарушает принципы мироздания: первый же триггер, выход Q (прямой!) завёрнут обратно на D. Если бы этот выход был бы инверсным, то получился бы делитель частоты на 2 a.k.a. одноразрядный счётчик. Но в приведённой схеме состояние триггера изменить нельзя вообще - его можно как бы сбросить (судя по этой схеме, на nPRE не заведено вообще ничего, только на nCLR), после чего он останется в этом состоянии навечно (ибо каждый новый тактовый импульс будет перезаписывать сброшенное состояние с выхода на вход) Что-то тут не так, с этой схемой. Edited at 2018-11-03 17:29 (UTC)хм, значит такое сгенерил rtl, я таки нашел в библиотеке как квартус "видит" 74590, картина изрядно отличается от rtl  к сожалению триггеры в primitive и внутренностей их не будет А вот это уже больше похоже на ЛОГИКУ работы (физика по-прежнему тайна) и всё же, что это за таинственные элементы со строелочками на схеме от ST?.. |
|
