‮Сдвиг по фазе (kincajou) wrote,
‮Сдвиг по фазе
kincajou

VHDL

возможно, я ща тупой вопрос задам, но я нуб в HDL, поэтому мне можно.

Вот есть цикл generate-for, в нём мы задаём некую временную переменную, которой требуется предоставить имя и откуда-куда её пересчитывать. Даже не надо определять тип (всё равно подразумевается целое) и область видимости ограничена циклом генерации.

А если я хочу задать внутри этого цикла ещё одну переменную, скажем, вот есть
	ib_gen: for ii in 7 downto 0 generate
		ib(ii) <= B(ii) xor SUB_nADD; -- bus B will be inverted if SUB_nADD is '1'
	end generate ib_gen;


а если я хочу, чтобы внутри цикла была бы ещё jj, которая будет равна, например, ii*2+1
то как мне её описать? Я чё-то не могу найти такое в стандарте (не туда смотрю, явно - variable это совсем не то)
Subscribe

  • ADC3683

    АЦП: два синхронных канала, 18 бит, 65 мегасэмплов, встроенный DDC. Похоже, что не поставляется в РФ. Но даже и поставляется, цена будет порядка 14…

  • Толерантность, равенство и лицемерие.

    Бибиси зачем-то не первый уже день раскручивает американскую историю с гибелью некой Габби Петито. И в своей же статье пишет: Смерть Габби Петито…

  • worklog: плата питания для AM5708 (2)

    Разводка завершена, теперь её надо попробовать как-нибудь ещё улучшить. Этому обычно помогает отложить проект на день, чтобы потом посмотреть на него…

  • Post a new comment

    Error

    Anonymous comments are disabled in this journal

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

  • 2 comments