Category: компьютеры

Category was added automatically. Read all entries about "компьютеры".

worklog: основная трассировка закончена

Как я и предполагал, оптимизация порядка битов в шине данных даёт существенную выгоду в плане простоты разведения домена DDR3: теперь оба байтовых канала легко уместились каждый в свой слой (изначальный проект, с которым я начал работать, размещал всё вперемешку, да ещё и с отступлениями от технологических норм, а сейчас всё приведено в порядок).
Адресная шина очень красиво разместилась на освободившейся площади.
Выровнять длины проводников в группах получилось без каких-либо затруднений: старый проект едва втискивался в отведённое место, а у меня получилось даже слегка так высвободить площадь. Пока она зарезервирована, но у начальства уже есть идеи, что туда можно было бы добавить.

Верх, низ и один из внутренних слоёв платы сейчас выглядят Collapse )

Теперь надо всё ещё раз внимательно проверить, подрихтовать по необходимости... и пора уже приступать к следующему блоку.

Промежуточный итог рабочей недели.

board

Результат только промежуточный потому, что домен DDR3 надо бы переделать -- то, кто там сейчас сделано, мне не нравится. Топологию можно сильно упростить, если упорядочить сигналы в шине данных: сейчас всё по порядку, D0..D15 проца в D0..D15 чипа памяти, но это очень неоптимально и заставляет использовать под трассировку аж пять слоёв (из десяти имеющихся). Если же порядок изменить, то получается существенно сэкономить - скажем, 10 сигналов (8 старших бит данных + их DQS) легко пойдут по top вообще без переходов на другие слои, а ещё 10 - по bottom, опять же, без лишних переходов.

Но шину адреса уже никак не переупорядочить, поэтому с ней придётся повозиться. Однако, с упрощённой топологией это не должно оказаться задачей сложнее, чем сейчас, ибо за счёт оптимизации высвобождается много площади и всё становится не только проще, но даже и эстетичнее.

Я уже прикинул новую топологию, но торопиться с переделкой не буду. Пусть идея уляжется.

Tesladyne Systems

Я чё-то не понял, сначала они анонсируют человекоподобного робота (пока что в виде декларации намерений, а на примере Boston Dynamics мы знаем, что идея не такая уж и фантастичная), теперь - крутой матричный процессор для обучающихся систем...

worklog: двухсторонний монтаж

Capture

Формально шесть слоёв, но два из них это строго "земля", поэтому трассировка идёт по четырём.
Иначе не влезет!

Это LWIR, болометрическая камера с разрешением 1280*720, до 30 герц (матрица может до 60Гц, но нужен будет совсем другой АЦП и процессор - тот чип, что сейчас предполагается, попросту не потянет такой поток).

worklog: hexotron

Задумал тут кое-что сделать прикольное... Но сначала решил смоделировать.
Вчера начал, сегодня уже почти доделал - 4-битный процессор с умопомрачительной широтой возможностей!
Набор команд спроектировал, оглядываясь на RISC V, как бы смешно это не звучало: получается эдакий RISC V/8.

Итого, гарвардская архитектура; 12-битная адресация инструкций и данных; 8-битные инструкции и 4-битные данные.
С памятью данных работает только две команды - LD/ST, всё по классике.
Четыре регистра общего назначения, один регистр-аккумулятор, два спецрегистра.

Три команды условного перехода (на небольшую дистанцию, ибо смещение всего 4 бита), одна команда безусловного перехода (без ограничений).
Арифметика (сложение/вычитание), логические AND/OR/XOR, сравнение (равно/не равно/больше или равно/меньше; со знаком и без знака), сдвиги вправо-влево арифметические и логические.
Может работать как с регистрами A := f(A,R) , так и с непосредственными операндами A := f(A,imm4).

Никакого ввода/вывода кроме как через память. Прерываний тоже нет (пока что -- ещё не придумал, как их сделать).

Потихоньку отлаживаю в симуляторе.

Если/когда заработает, сделаю себе понтовые настольные часы.
Хотя бы схему.
Впрочем, для часов даже такой процессор будет избыточен.

IBM жжот!

2nm

интересно, какие там параметры питания, у процессора с такой технологией - 1 милливольт, 500 ампер? ;)

И как долго такой чип проживёт под нагрузкой, пока диффузия и электромиграция не сожрут затворы транзисторам...

worklog: AC'97 заработал (снова)

Простейший вариант контроллера - принимает данные от АЦП и тут же перекладывает в ЦАП - наконец-то опять заработал. Пришлось помучиться с тривиальщиной, но дальше будет проще, надеюсь. Теперь надо прикрутить какой-нибудь системный интерфейс, типа wishbone, а с другой стороны к нему приладить ещё SPI -- хотя бы для того, чтобы подцепиться внешним процессором и настраивать кодек уже не намертво пришитым конечным автоматом, а элегантным обменом 24-битными командами (громкость крутить, переключать мультиплексоры и т.п.)

SPI всё равно понадобится -- например, чтобы снимать данные с демодулятора (и показывать их на дисплейчике, а-ля осциллоскоп) и, если я его смогу сделать, блока БПФ.

А я ведь уже писал этот код, году эдак в 2015 (?), и даже нашёл те исходники.
Но ничего в них не понял.
И пока разбирался с собственной писаниной (по доброй традиции, комментариев почти нет!), фактически написал заново всё то же самое, но чуточку в более компактной форме.