Есть старинный чип, некоторыми производителями уже почти снятый с производства, 74HC590 - восьмибитный счётчик. Мне показалось, что на этих микросхемах будет удобно собрать длинный 64-битный (чтобы уж точно не переполнился.. на крайняк, 48-битный) счётчик, нужно только по схеме OR объединить выходы nRCO предыдущих каскадов, заведя их на nCE следующего - чтобы каждый из этих каскадов инкреметировался только когда переполнение зафиксировано в предыдущих.
Захотелось мне его погонять, посмотреть работу - физически микросхем нет, решил накидать VHDL модель, приближенную к реальности.
И вот я смотрю в его схему и вижу странные вещи...
Например, в схеме от TI (или от NXP/Nexperia, один фиг, различаются только имена сигналов):

Зачем нужна такая хитрая обратная связь от выхода NAND ко входу NOR? И странный дважды инвертирующий блок на линии CCLK, что это такое - типа, конструктивная задержка на какие-то наносекунды?
В схеме от ST ещё страньше. Вот кусок общего вида, здесь понятнее: два инвертора на CCK это в самом деле формирователь некоторой задержки.

Но если посмотреть на фрагмент схемы перед флип-флопами..

Что это? Опять какая-то кольцевая структура, да ещё и с непонятными обозначениями - вот эти стрелки вверх-вниз это что? Как это смоделировать ваще?